Quartus II 软件6.1在性能和效率上达到了最高水平。这一版本包括了FPGA供应商提供的第一款时序分析工具——TimeQuest时序分析仪，能够很好的支持业界标准Synopsys设计约束(SDC)时序格式。该版本还含有扩展团队设计功能，提高了高密度设计协作的效率。

Altera在Quartus II软件6.1高密度设计上实现重大改进

2006年11月13号，北京——Altera公司(NASDAQ:ALTR)今天推出了Quartus® II 6.1软件，帮助设计人员实现优异的性能和效能。该版本对PowerPlay功耗优化工具进行了改进，与Altera® Stratix® III FPGA的可编程功耗技术相结合，总功耗比Stratix II FPGA降低了50％。与竞争65nm器件相比，Quartus II软件6.1在Stratix III FPGA上性能平均快出一个速率等级，编译时间平均缩短55％。

Altera产品和企业市场副总裁Danny Biran说：“在65nm上，优化功耗、性能和效能十分关键，它们在使设计软件实现令人满意的设计上的作用越来越重要。Quartus II 6.1软件和Stratix III FPGA在设计和开发上进行了细致的协调，因此，客户完全可以充满信心地开始下一代系统设计。”

增强的PowerPlay技术为Stratix III FPGA提供支持

这一版本的PowerPlay功耗优化工具同Stratix III芯片的可编程功耗技术紧密结合，这种独特的创新帮助设计人员获得非常好的性能，从根本上降低了功耗——都是自动同时完成。对于Stratix III FPGA设计，PowerPlay工具在编译时自动分析客户的设计，确定性能最关键的通路。然后，将相应的模块设置为高性能模式，而其他逻辑则设置为低功耗模式。

性能和编译优势

由于Altera的核心布局布线技术取得了实质性进步，与竞争对手的65nm FPGA及其设计软件相比，Quartus II软件6.1和Stratix III FPGA组合在设计性能和编译速度上具有明显的效能优势。使用Altera性能基准测试方法，Quartus II软件6.1和Stratix III FPGA性能平均快出一个速率等级；使用最大努力对比方法时，最多快出三个速率等级；使用时序约束对比方法时，编译时间平均缩短55％，最大达到80％。而且，在所有这些基准测试中，Quartus II软件所需要的计算机内存要少50％。

扩展TimeQuest时序分析器支持，更快达到时序逼进

TimeQuest时序分析器首次在Quartus II 6.0 软件中引入，是由FPGA供应商提供的第一款也是唯一一款时序分析器，为Synopsys设计约束(SDC)时序格式提供全面自然的支持，该格式是高级和高密度设计成熟的业界标准。设计人员使用TimeQuest工具可以建立、管理和分析SDC时序约束，迅速达到时序逼进。这一ASIC功能时序分析器在6.1中进行了改进，为Stratix III FPGA提供更精确的模型，实现更高的性能。新的SDC编辑器缩短了编译时间，简化了约束建立，数据表发生器和SDC格式扩展支持进一步简化了电路板级设计。

Quartus II6.1软件的特性和增强功能

Quartus II 6.1软件对Altera新的Stratix III器件以及其他CPLD、FPGA和结构化ASIC系列提供软件支持。其性能和效能改进的其它亮点包括：

· 多处理器支持：支持多处理器计算机在编译时进行并行处理，从而缩短了编译时间。Quartus II软件首次实现了由FPGA供应商提供的多处理器支持，发挥了新的多核处理器的优势。

· 分离窗口支持：Quartus II软件GUI用户可以在桌面上独立移动各个工具窗口，方便了设计分析和管理。

· 芯片规划器：新的集成平面规划器和芯片编辑器进行详细地设计平面分析和工程更改单(ECO)编辑。

· 高级I/O时序：支持设计人员在Quartus II软件中输入电路板走线参数，实现更精确的I/O分析，更迅速地达到时序逼进。

· 引脚规划改进：从引脚规划器结果中自动建立顶层设计文件，实现更彻底的I/O分析，加速实现电路板设计。

· Windows 64位版本：Quartus II软件64位版本运行在Microsoft Windows XP Professional x64上，设计人员可以充分利用计算机的4Gbytes内存优势。

· 扩展Linux支持：除了Red Hat Enterprise Linux外，Quartus II软件还支持SUSE Linux Enterprise 9。

其他增强功能

• SystemVerilog支持——包括对流行SystemVerilog语法的支持。SystemVerilog提高了寄存器传送级(RTL)设计的抽象等级，更迅速的实现RTL设计。
• 改进的I/O引脚规划器——直接对Altera^®宏功能、知识产权(IP)进行整合，以及对引脚的简单分配。
• 扩展的板级设计支持——采用Stratix^® II FPGA进行设计时，为设计输出提供HSPICE模型，以提高电路板建模的效率。
• LogicLock增强——提供LogicLock^TM成员资源滤除功能，将某些资源类型(例如，数字信号处理 (DSP)单元、 M4K存储器等)的设计单元从LogicLock区域中自动滤除，从而提高了设计效率。
• SignalTap II逻辑分析仪——含有Nios^® II CPU SignalTap^® II分解插件。插件协助完成对已定义Nios II节点集的“提取”，以及Nios II CPU助记符定义，从而提高了系统级调试效率。

OS支持

• Windows XP Professional x64 (32位)——运行Quartus II软件32位应用软件的Windows XP Professional x64操作系统支持Quartus II 软件。64位硬件/软件平台上运行32位应用软件的优势在于能够访问更多的存储器，从而提高了性能。
• Red Hat Linux Enterprise 4.0——现在提供支持。

Altera简介

Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。请访问www.altera.com或www.altera.com.cn，了解更详细的信息。

Altera，Programmable Solutions Company（可编程解决方案公司），stylized Altera logo（程式化Altera标识），specific device designations（专用器件名称）和所有其他专有商标或者服务标记，除非特别声明，均为Altera公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。ModelSim是Mentor Graphics公司的商标。